PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06112215 A

(43) Date of publication of application: 22.04.94

(51) Int. CI

H01L 21/331 H01L 29/73

(21) Application number: 04254419

....

(22) Date of filing: 24.09.92

(71) Applicant: NEC

NEC CORP

(72) Inventor:

IMAI KIYOTAKA


(54) MANUFACTURE OF SELF-MATCHING BI-POLAR TRANSISTOR

(57) Abstract:

PURPOSE: To prevent drop of shut-off frequency by making the concentration of a base layer different from that of a link polysilicon layer at growth, for lower base resistance.

CONSTITUTION: An N+-type buried layer 2, an N-type connector layer 3, a field oxide film 45 and a collector draw-out layer 5 are formed on a p-type silicon substrate 1, and a silicon oxide film 6 (film thickness 40-150nm) is grown all over the surface, and then, a P+-type polycrystal silicon 7 and a silicon 7 and a silicon nitride film 8 are formed, and further, patterning is executed with anisotropic dry etching. Then, a P+-type base polysilicon electrode 7a is formed, and an emitter is opened at its center. The first side wall 9 is formed on its side wall, and isotropic wet etching is made for removing the silicon oxide film 6 inside the opening, for receding from the edge of the opening. On the N-type collector layer 3 from which the silicon oxide film 6 has been removed, the first link polysilicon layer 11 is grown from the eaves of the base electrode 7a and a silicon epitaxial layer 10 (film thickness 3-10nm), far lower base resistance.

COPYRIGHT: (C) 1994, JPO& Japio



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出頗公開番号

特開平6-112215

(43)公開日 平成6年(1994)4月22日

(51)Int.Cl.*

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/331 29/73

7377-4M

H01L 29/72

審査請求 未請求 請求項の数8(全 9 頁)

(21)出願番号

特顯平4-254419

(22)出顧日

平成 4年(1992) 9月24日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 今井 清隆

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称 】 自己整合型パイポーラトランジスタおよびその製造方法

(57)【要約】

【目的】自己整合型バイポーラトランジスタにおいて、 エミッタ開口時のドライエッチングによるダメージを防 ぎ、またベース抵抗の低抵抗化を図る。

【構成】ドライエッチングによるエミッタ開口時にベー ス電極下にシリコン酸化膜を形成しておく。また、エミ ッタ開口後、シリコン酸化膜ウェットエッチによって形 成されるベース電極のひさしの下に高濃度の多結晶シリ コンを選択的に形成し、その時同時にエミッタ開口部の コレクタ層上に形成されるシリコンエピタキシャル層を 酸化した後除去し、その領域にベース層となるシリコン エピタキシャル層を再び選択成長する。



1. P型シリコン基板

10・シリコンエピタキシャル層 11. ピ型第1のリンクポソシソコン層

2 N⁺型埋込層

ほ P型ベース 便城

3N型コレクタ層 4フィールド酸化膜

4. P型第2のリンクポリシソコン層

5 N[†]型コレクタ31き出し層

た 第2のサイドウォール

ムシリコン酸化膜

仏 N⁺型エミッタボリシリコン電紙

2.ベースポリシリコン電極 17. N[†]型エミッタ層

& シリコン窒化膜

9. 第10サイドウォール

【特許請求の範囲】

【請求項1】 第1導電型シリコン層からなるコレクタ 層上に形成された膜厚40nm~150nmの第1の絶 縁膜と、前記第1の絶縁膜上に形成された高濃度第2導 電型の第1の多結晶シリコン層からなるベースポリシリ コン電極と、前記ベースポリシリコン電極上に形成され た第2の絶縁膜と、前記ベースポリシリコン電極および 前記第2の絶縁膜に形成されたエミッタ開口と、前記エ ミッタ開口側壁に第3の絶縁膜で形成された第1のサイ. ドウォールと、前記エミッタ開口外周部の前記第1の絶 縁膜を除去した前記コレクタ層上に形成された膜厚3n m~10nmの第2導電型シリコンエピタキシャル層 と、前記第2導電型シリコンエピタキシャル層が成長す るのと同時にエミッタ関ロ外周部のベースポリシリコン 電極の庇の下から前記第2導電型シリコンエピタキシャ ル層に接するように形成された高濃度第2導電型の第2 の多結晶シリコン層と、前記エミッタ開口下の前記第1 の絶縁膜を除去した前記コレクタ層上に形成した膜厚2 0 nm~80nmの第2導電型の第2のシリコンエピタ キシャル層からなるベース層と、前記第2のシリコンエ ピタキシャル層からなる第2導電型ベース層を成長する のと同時に前記第2の多結晶シリコン層の側壁に形成し た第2導電型の第3の多結晶シリコン層を有し、前記第 1のサイドウォールおよび前記第3の多結晶シリコン層 を覆うように形成した第4の絶縁膜からなる第2のサイ ドウォールを有し、高濃度第1導電型の第4の多結晶シ リコン層からなるエミッタ電極を有し、前記エミッタ電 極からの不純物拡散により前記ベース層内に形成した高 濃度第1導電型エミッタ層を有することを特徴とする自 己整合型バイポーラトランジスタ。

【請求項2】 前記第1の絶縁膜および前記第4の絶縁 膜がシリコン酸化膜であり、前記第2の絶縁膜および前 記第3の絶縁膜がシリコン窒化膜であることを特徴とす る請求項1に記載の自己整合型パイポーラトランジス タ。

【請求項3】 前記第2の多結晶シリコン層の膜厚は前 記第1のシリコンエピタキシャル層の膜厚にたいして3 倍以上厚いことを特徴とする請求項1もしくは請求項2 に記載の自己整合型バイポーラトランジスタ。

【請求項4】 前記ベース層が前記第2のシリコンエピタキシャル層のかわりにシリコン・ゲルマニウム層で構成されることを特徴とする請求項1、請求項2もしくは請求項3に記載の自己整合型バイポーラトランジスタ。

【請求項5】 第1導電型シリコン層からなるコレクタ 層上に第1の絶縁膜を形成する工程と、前記第1の絶縁 膜上に高濃度第2導電型の第1の多結晶シリコン層から なるベースポリシリコン電極を形成する工程と、前記ベ ースポリシリコン電極上に第2の絶縁膜を形成する工程 と、前記ベースポリシリコン電極および前記第2の絶縁 膜にエミッタ開口を形成する工程と、前記エミッタ開口

側壁に第3の絶縁膜で形成された第1のサイドウォール を形成する工程と、前記エミッタ開口直下および開口外 周部の前記第1の絶縁膜を除去する工程と、前記第1の 絶縁膜を除去した前記コレクタ層上に選択的に第1の第 05 2 導電型シリコンエピタキシャル層を膜厚3 n m~10 nm成長する工程と、前記第1のシリコンエピタキシャ ル層を成長するのと同時にエミッタ開口外周部のベース ポリシリコン電極の庇から前記第1のシリコンエピタキ シャル層に接するように第2導電型の第2の多結晶シリ 10 コン層を成長する工程と、前記エミッタ開口下の前記第 1のシリコンエピタキシャル層の露出している領域を酸 化してシリコン酸化膜を形成する工程と、前記シリコン 酸化膜を除去して前記第1導電型コレクタ層を露出する 工程と、露出した前記コレクタ層上に第2導電型の第2 15 のシリコンエピタキシャル層からなるベース層を成長す る工程と、前記第2のシリコンエピタキシャル層からな る第2導電型ベース層を成長するのと同時に、前記第2 の多結晶シリコン層の側壁に第2導電型の第3の多結晶 シリコン層を成長する工程と、全面に第4の絶縁膜を成 20 長し、ドライエッチング工程を経て前記第1のサイドウ ォールを覆うように第2のサイドウォールを形成する工 程と、高濃度第1導電型の第3の多結晶シリコン層から なるエミッタ電極を形成する工程と、前記エミッタ電極 からの不純物拡散により、前記ベース層内に高濃度第1 25 導電型エミッタ層を形成する工程と、この時同時に前記 第2および第4の多結晶シリコン層が前記ベースポリシ リコン電極からの第2導電型不純物の拡散により高濃度 化する工程とを有することを特徴とする自己整合型バイ ポーラトランジスタの製造方法。

10 【請求項6】 前記第1の絶縁膜および前記第4の絶縁 膜がシリコン酸化膜であり、前記第2の絶縁膜および前 記第3の絶縁膜がシリコン窒化膜であることを特徴とす る請求項5に記載の自己整合型バイポーラトランジスタ の製造方法。

35 【請求項7】 前記第2の多結晶シリコン層の膜厚は前 記第1のシリコンエピタキシャル層の膜厚にたいして3 倍以上厚いことを特徴とする請求項5もしくは請求項6 に記載の自己整合型バイポーラトランジスタの製造方 法

40 【請求項8】 前記ベース層が前記第2のシリコンエピタキシャル層のかわりにシリコン・ゲルマニウム層で構成されることを特徴とする請求項5,請求項6もしくは請求項7に記載の自己整合型バイポーラトランジスタの製造方法。

45 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は自己整合型(セルフアライン型)パイポーラトランジスタおよびその製造方法に関するものである。

50 [0002]

【従来の技術】バイポーラトランジスタの寄生ベース容量および寄生ベース抵抗を低減するため、ベース電極に対してエミッタ電極を自己整合的に形成するバイポーラトランジスタが実用化されている。

【0003】従来の自己整合型パイポーラトランジスタについて、図11~図14を参照して工程順に説明する。

【0004】はじめに図11に示すように、P型シリコン基板101上にN⁺型埋込層102、N型コレクタ層103、フィールド酸化膜104、N⁺型コレクタ引き出し層105を形成する。全面にシリコン酸化膜106を成長し、ベース領域が形成される部分のシリコン酸化膜を除去する。次にP⁺型多結晶シリコン107およびシリコン窒化膜108を形成する。

【0005】次に図12に示すように、シリコン窒化膜108およびP*型多結晶シリコン107をフォトレジスタ工程および異方性ドライエッチング工程を経てパターニングして、P*型ベースポリシリコン電極107aを形成し、同時にその中央部にエミッタ開口する。つぎにエミッタ開口部に真性ベース層を形成するためのボロン注入を行いボロン注入部(連続点で示す)を形成する。

【0006】次に図13に示すように、熱処理を行って P*型外部ベース110およびP型真性ベース109を 形成する。つぎにエミッタ開口部側壁に絶縁膜で形成されたサイドウォール111を形成する。

【0007】次に図14に示すように、N*型多結晶シリコンで形成されたエミッタポリシリコン電極112を形成し、その後熱処理を行ってN*型エミッタ113を形成する。

【0008】このセルフアライン型バイポーラトランジスタでは、P^{*}型多結晶シリコン107に異方性ドライエッチングでエミッタ開口すると、真性ベース109表面に損傷が入り、歩留まり良くトランジスタを製造することが出来ない。また、外部ベース110の面積はフィールド酸化膜形成時の目合わせ工程とP^{*}型ベースポリシリコン電極107a形成時の目合わせ工程によって決まる。このため、目ズレマージンが必要となり必要以上に外部ベース面積が大きくなって寄生ベース容量が増大してしまい、高速化の妨げとなる。

【0009】このような問題点を解決する方法として、 選択エピタキシャル成長法を用いたセルフアライン型パ イポーラトランジスタの一例としてIEDM'90、p p607-610に示されたセルフアライン型トランジ スタについて図15~図19を用いて説明する。

【0010】はじめに図15に示すように、P型シリコン基板101上にN*型埋込層102、N型コレクタ層103、フィールド酸化膜104、コレクタ引き出し層105を形成する。全面にシリコン酸化膜106を成長し、次にP*型多結晶シリコン107およびシリコン窒

化膜108を形成する。

【0011】次に図16に示すように、シリコン窒化膜 108およびP*型多結晶シリコン107をフォトレジスタ工程および異方性ドライエッチング工程を経てパタ 05 ーニングして、P*型ベースポリシリコン電極107a を形成し、同時にその中央部にエミッタ開口する。この時シリコン酸化膜106が異方性ドライエッチングに対し、真性ベースができるN型コレクタ層表面を保護する。

10 【0012】次に図17に示すようにエミッタ開口部側壁に絶縁膜で形成されたサイドウォール111を形成する。つぎに等方性のウェットエッチングを行って開口内部のシリコン酸化膜106を取り除くとともに、開口端から後退させる。

15 【0013】次に図18に示すように選択成長技術を用いてシリコン酸化膜106を取り除いたN型コレクタ層103上にP型シリコン層からなるベースエピタキシャル層114を成長するのと同時にベースポリシリコン電極107aのひさしからP型多結晶シリコン層からなる20 リンクポリシリコン層115が成長し、ベースエピタキシャル層114とベースポリシリコン電極107aをつなぐ。このときベースエピタキシャル層114とリンクポリシリコン層115はほぼ同じ膜厚となる。

【0014】つぎに図19に示すように、第2のサイド 25 ウォール116を形成した後、N*型多結晶シリコンで 形成されたエミッタポリシリコン電極112を形成し、 その後熱処理を行ってポリシリコン電極112からN型 不純物を導入してN*型エミッタ113を形成する。

【0015】この構造ではエミッタ開口の際のドライエ 30 ッチングによるダメージを受けることはない。また、ベ ース面積はエミッタ開口端からのシリコン酸化膜106 のエッチング量により制御できるため、目合わせ工程に よる目ズレの影響を受けないためベース面積を極めて小 さくできる。

5 [0016]

【発明が解決しようとする課題】しかしながらこの構造では、エミッタ形成時の熱処理等により、P・型ベースポリシリコン層107aからリンクポリシリコン層115へは不純物は拡散しやすいが、リンクポリシリコン層10百下のベースエピタキシャル層には不純物が拡散しにくくこの結果ベース抵抗が大きくなってしまうという問題がある(不純物は単結晶シリコン中に比べ、多結晶シリコン中で拡散しやすいため)。一方、リンクポリシリコン層直下のベースエピタキシャル層まで十分に不純物を拡散させるような熱処理をしてしまうと、ベースエピタキシャル層から不純物が拡散し、ベース幅が広がって、遮断周波数の低下を招き、高速化を妨げてしまう。

【0017】以上述べたように従来の自己整合型パイポーラトランジスタは、エミッタ開口時のドライエッチン グによるダメージの問題があり、それを解決できる選択

エピタキシャル法を用いた場合でもベース抵抗の増大などの問題がある。

[0018]

【課題を解決するための手段】本発明の半導体装置は、 第1導電型シリコン層からなるコレクタ層上に形成され た膜厚40nm~50nmの第1の絶縁膜と、前記第1 の絶縁膜上に形成された高濃度第2導電型の第1の多結 晶シリコン層からなるベースポリシリコン電極と、前記 ベースポリシリコン電極上に形成された第2の絶縁膜 と、前記ベースポリシリコン電極および前記第2の絶縁 膜に形成されたエミッタ開口と、前記エミッタ開口側壁 に第3の絶縁膜で形成された第1のサイドウォールと、 前記エミッタ開口外周部の前記第1の絶縁膜を除去した 前記コレクタ層上に形成された膜厚3nm~10nmの 第2導電型シリコンエピタキシャル層と、前記第2導電 型シリコンエピタキシャル層が成長するのと同時にエミ ッタ開口外周部のベースポリシリコン電極の庇の下から 前記第2導電型シリコンエピタキシャル層に接するよう に形成された第2導電型の第2の多結晶シリコン層から なるリンクポリシリコン層と、前記エミッタ開口下の前 記第1の絶縁膜を除去した前記コレクタ層上に形成した 膜厚20nm~80nmの高濃度第2導電型の第2のシ リコンエピタキシャル層からなるベース層を有し、前記 第2のシリコンエピタキシャル層からなる第2導電型べ ース層を成長するのと同時に前記第2の多結晶シリコン 層の側壁に形成した第2導電型の第3の多結晶シリコン 層を有し、前記第1のサイドウォールおよび前記第3の 多結晶シリコン層を覆うように形成した第4の絶縁膜か らなる第2のサイドウォールを有し、高濃度第1の導電 型の第4の多結晶シリコン層からなるエミッタ電極を有 し、前記エミッタ電極からの不純物拡散により前記ベー ス層内に形成した高濃度第1導電型エミッタ層を有する ことを特徴とする自己整合型バイポーラトランジスタで ある。ここでの多結晶シリコン層の膜厚は前記第1のシ リコンエピタキシャル層の膜厚にたいして3倍以上厚い ことが好ましい。

[0019]

【実施例】 次に本発明について図面を参照して説明する。

【0020】図1は本発明の第1の実施例の構造断面図である。P型シリコン基板1、N*型埋込層2、N型シリコン層で形成されたコレクタ層3とフィールド酸化膜4、N*型コレクタ引き出し層5を有し、コレクタ領域3上に膜厚約40~150nm,代表例として70nmのシリコン酸化膜6と、その上にP*型多結晶シリコンで形成されたベースポリシリコン電極7aとその上にシリコン窒化膜8とを有し、ベースポリシリコン電極7aおよびシリコン窒化膜8に形成された開口部と、開口部側壁に形成された膜厚約50~200nmのシリコン窒化膜からなる第1のサイドウォール9を有し、開口周辺

部のシリコン酸化膜6を除去したコレクタ層3上に選択 的に形成した膜厚約3nm~10nm、代表例として5 nmのP型シリコンエピタキシャル層10と、シリコン エピタキシャル層10の成長と同時にエミッタ開口外周 05 部のベースポリシリコン電極 7 a の庇から P型シリコン エピタキシャル層10に接続するように形成された膜厚 約30~140nm、代表例として65nmのP⁺型の 第1のリンクポリシリコン層11とを有し、エミッタ開 ロ下のシリコン酸化膜6を除去したコレクタ層3上に形 10 成した膜厚約20~80nm、代表例として50nmの P型シリコンエピタキシャル層からなるベース層13を 有し、ベース層13成長と同時にP^{*}型リンクポリシリ コン層11の側壁に成長しベース層13と第1のリンク ポリシリコン層11をつなぐ膜厚約20~80nm、代 15 表例として50nmのP*型の第2のリンクポリシリコ ン層14を有し、第1のサイドウォール9および第2の リンクポリシリコン層14の側壁に形成された膜厚約5 0~150nmのシリコン酸化膜からなる第2のサイド ウォール15と、ベース層表面に形成された接合深さ約 20 10~60nm代表例として20nmのN⁺型エミッタ 層17とN⁺型多結晶シリコンからなるエミッタポリシ リコン電極16とを有する構造となっている。

【0021】このセルフアライン型トランジスタの製造 方法について図2~図9を用いて説明する。

25 【0022】はじめに図2に示すように、P型シリコン 基板1上にN⁺型埋込層2、N型コレクタ層3、フィー ルド酸化膜4、コレクタ引き出し層5を形成する。全面 に膜厚約40~150nm、例えば70nmのシリコン 酸化膜6を成長し、次にP⁺型多結晶シリコン7および シリコン窒化膜8を形成する。

【0023】次に図3に示すように、シリコン酸化膜8 およびP*型多結晶シリコン7をフォトレジスト工程および異方性ドライエッチング工程を経てパターニングして、P*型ベースポリシリコン電極7aを形成し、同時35 にその中央部にエミッタ開口する。この時シリコン酸化膜6が異方性ドライエッチングに対し、N型コレクタ層表面を保護する。

【0024】次に図4に示すようにエミッタ関口部側壁に窒化膜で形成された第1のサイドウォール9を形成す40 る。つぎに等方性のウェットエッチングを行って開口内部のシリコン酸化膜6を取り除くとともに、開口端から約100nm~200nm後退させる。このときベースポリシリコン電極7aの庇の下には約40~150nm例えば70nmの高さの空間が形成される。

45 【0025】次に図5に示すように選択成長技術を用いてシリコン酸化膜6を取り除いたN型コレクタ層3上にP型シリコン層からなるシリコンエピタキシャル層10を成長するのと同時にベースポリシリコン電極7aの庇からP型多結晶シリコン層からなる第1のリンクポリシ50 リコン層11が成長し、シリコンエピタキシャル層10

とベースポリシリコン電極7aをつなぐ。このときシリ コンエピタキシャル層10の膜厚は約3~10nm、例 えば5 nmであり、第1のリンクポリシリコン層11の 膜厚は約30~140mm例えば65mmとなるような レートが早い条件で選択成長を行う。また、この時点で はシリコンエピタキシャル層10の濃度と第1のリンク ポリシリコン層11の濃度は同じになっている。

【0026】次に図6に示すように酸化雰囲気中で熱酸 化を行い、エミッタ開口下のシリコンエピタキシャル層 10および第1のリンクポリシリコン層11の側壁部を 酸化する。この時の熱酸化膜12の膜厚はシリコンエピ タキシャル層 10を完全に酸化した膜厚例えばシリコン エピタキシャル層10の膜厚が5nmのときの熱酸化膜 厚は約12nmとなる。

【0027】次に図7に示すように等方性酸化膜ウェッ トエッチンを行い、熱酸化膜12を取り除く。

【0028】次に図8に示すように熱酸化膜12を除去 したコレクタ層3上に膜厚20~80nm例えば50n m、不純物濃度1×10¹⁸~1×10¹⁹c m⁻³例えば8 x 1 0 ¹⁸ c m⁻³のベース層 1 3 を選択エピタキシャル成 長技術を用いて形成する。この時同時に第1のリンクポ リシリコン層11の側壁部にもベース層13とほぼ同じ 膜厚でかつ同じ不純物濃度の第2のリンクポリシリコン 14が形成される。この第2のリンクポリシリコン14 は第1のリンクポリシリコン11とともにベース層13 とベースポリシリコン電極7aをつなぐ役目をする。

【0029】つぎに図9に示すように、第1のサイドウ オール9および第2のリンクポリシリコン14の側壁に シリコン酸化膜からなる第2のサイドウォール15を形 成した後、N⁺型多結晶シリコンで形成されたエミッタ ポリシリコン電極16をエミッタ開口部に形成し、その 後熱処理を行って接合深さ約10~60nm、例えば2 0 nmのN*型エミッタ層17をベース層13表面に形 成する。この際、P'型ベースポリシリコン電極7aか らの不純物拡散により第1のリンクポリシリコン11及 び第2のリンクポリシリコン14は高濃度化される。

【0030】図10は本発明の第2の実施例を示す断面 図である。

【0031】この図では、ベース領域13をシリコン・ ゲルマニウム層13aで形成した場合の例を示してい る。この時のシリコン・ゲルマニウム層中のゲルマニウ ム含有率は5~20%である。また、不純物濃度は3× 10¹⁸~3×10¹⁹cm⁻³、代表例として1x10¹⁹c m⁻³であり、膜厚は30nm~60nmである。またこ の時、第2のリンクポリシリコン層14もシリコン・ゲ ルマニウムポリシリコン層14aとなる。

[0032]

【発明の効果】以上説明した本発明はベース抵抗が低 く、遮断周波数の低下を防ぐ構造を有している。たとえ 50 の製造方法の他の例を示す断面図である。

ば図15~図19に示した従来例に比べペース抵抗は約 20~50%低減される。またこの構造及び製造方法で はベース層13の濃度と第1のリンクポリシリコン層1 1の成長時の濃度を異ならせることが出来る。このた

シリコン単結晶成長レートが遅く、シリコン多結晶成長 05 め、第1のリンクポリシリコン層11の濃度を成長時か ら高くしておけばエミッタ形成時の熱処理温度の低温化 をした場合にもベース抵抗の増加を抑えることが出来

> 【0033】また本発明ではベース領域の面積を極めて 10 小さくできる。このため極めて高速なバイポーラトラン ジスタが形成できる。

> 【0034】またP型ベース領域13がシリコン・ゲル マニウム層から形成されている場合、ベース領域のバン ドギャップナローイング量を大きくでき、注入効率が改 15 善され、電流増幅率が向上する。この結果ベース濃度を シリコン層を使った場合よりもより高くする事が出来、 一層のベース抵抗の低減が可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施例のバイポーラトランジス 20 タを示す断面図である。

【図2】図1のトランジスタを製造する一実施例の方法 の一工程を示す断面図である。

【図3】図1のトランジスタを製造する一実施例の方法 の一工程を示す断面図である。

【図4】図1のトランジスタを製造する一実施例の方法 の一工程を示す断面図である。

【図5】図1のトランジスタを製造する一実施例の方法 の一工程を示す断面図である。

【図6】図1のトランジスタを製造する一実施例の方法 30 の一工程を示す断面図である。

【図7】図1のトランジスタを製造する一実施例の方法 の一工程を示す断面図である。

【図8】図1のトランジスタを製造する一実施例の方法 の一工程を示す断面図である。

35 【図9】図1のトランジスタを製造する一実施例の方法 の一工程を示す断面図である。

【図10】本発明の第2の実施例のバイポーラトランジ スタの示す断面図である。

【図11】従来技術のバイポーラトランジスタおよびそ 40 の製造方法の一例を示す断面図である。

【図12】従来技術のバイポーラトランジスタおよびそ の製造方法の一例を示す断面図である。

【図13】従来技術のバイポーラトランジスタおよびそ の製造方法の一例を示す断面図である。

【図14】従来技術のパイポーラトランジスタおよびそ の製造方法の一例を示す断面図である。

【図15】従来技術のバイポーラトランジスタおよびそ の製造方法の他の例を示す断面図である。

【図16】従来技術のパイポーラトランジスタおよびそ

【図17】従来技術のパイポーラトランジスタおよびそ の製造方法の他の例を示す断面図である。

【図18】従来技術のバイポーラトランジスタおよびそ の製造方法の他の例を示す断面図である。

【図19】従来技術のバイポーラトランジスタおよびそ の製造方法の他の例を示す断面図である。


【符号の説明】

- 1 P型シリコン基板
- 2 N*型埋込屬
- 3 N型コレクタ層
- 4 フィールド酸化膜
- 5 N⁺型コレクタ引き出し層
- 6 シリコン酸化膜
- 7 P⁺型多結晶シリコン
- 7 a ベースポリシリコン電極
- 8 シリコン窒化膜
- 9 第1のサイドウォール
- 10 シリコンエピタキシャル層
- 1 1 P⁺型第1のリンクポリシリコン層
- 12 熱酸化膜
- 13 P型ベース領域
- 1 3 a P型シリコン・ゲルマニウムベース層
- 14 P⁺型第2のリンクポリシリコン層

14 a P* 型第2のリンクシリコン・ゲルマニウム ポリシリコン層

- 15 第2のサイドウォール
- 16 N*型エミッタポリシリコン電板
- 17 N'型エミッタ層
 - 101 P型シリコン基板
 - 102 N⁺型埋込層
 - 103 N型コレクタ層
 - 104 フィールド酸化膜
- 10 105 N*型コレクタ引き出し層
 - 106 シリコン酸化膜
 - 107 P⁺型多結晶シリコン
 - 107a P⁺型ベースポリシリコン電極
 - 108 シリコン窒化膜
- 15 109 P型真性ベース領域
 - P*型外部ベース領域 110
 - 111 第1のサイドウォール
 - 112 N⁺型エミッタポリシリコン電極
 - N⁺型エミッタ層 1 1 3
- . 20 114 ベースエピタキシャル層
 - 1 1 5 リンクポリシリコン層
 - 116 第2のサイドウォール

【図1】



1. P型シリコン差板

2 NT型烟込層

10、シリコンエピタキシャル層

11. ア型第1のリンクボリシリコン層

3N型コレクタ唇

ほ P型ベース 領域

4.74-ルド酸化膜

4. P型第2のリンクボリシリコン局

S N[†]型コレクタ引き出し層

た 第2のサイドウォール

ムシリコン酸化膜


ム N⁺型エミッタホッリシリコン愛病

2a.ベースポリシリコン電極 17. N[†]型エミッタ展

& シリコン皇化膜

9. 第1のサイドウォール

【図2】



1. P型シリコン基板

2 N[†]型埋込層

3 N型コレクタ層

4.フィールド酸化膜


5.N[†]型コレクタ引き出し層

な シリコン酸化膜

7. ア型多結晶シリコン


& シリコン室化膜






70. ベース ポリシリコン電板

【図4】




9. 第1のサイドウォール

【図5】




10. シリコンエピタキシャル層 11. P[†]型第1のリンクポリシリコン層

【図6】




12. 热酸化膜

【図7】




【図8】




/3. ア型ベース領域 /4. P[†]型第2のリンクボリシリコン層

【図9】




15. 第2のサイドウォール 16. N[†]型エミッタポリシリコン**電伝** 17. N[†]型エミッタ*着*

【図10】




130、P型シリコン・ゲルマニウムベース層 140、P[†]型第2のリンクシリコン・ゲルマニウム ホリシリコン層

【図11】




101、P型シリコン基板 102、N⁺型埋込着 103、N型コレクタ層 104、フィールド酸化膜 105. ドマコレクタ引き出い 106. シリコン 酸化膜 107. ドマタ結晶シリコン 108. シリコン室化膜

【図12】




1070、ベースポリシリコン包括

【図13】




109. P型真性ベース領域 110. P[†]型外部ベース領域 111. 第1のサイドウォール

【図14】




172、N[†]型エミッタポリシリコン電極・ 173、N[†]型エミッタ層

【図15】



101. P型ツコン基板 102.N^{*}型埋込着 103.N型コレクタ局 104. スールド酸化膜 的5 N⁺型コレクタ引き出い着 106 シリコン酸化膜 107. P⁺型多結系シリコン 108 シリコン安化膜


【図16】




107a、P[†]型ベースポリシリコン電板

【図18】

【図17】




111、第1のサイドウォール・



114、ベースエピタキシャル層 115、リンクポリシリコン層

【図19】



112、N⁺型エミッタホリンリコン包任 113、N⁺型エミッタ層

116、第2のサイドウォール